用最少的与非门设计一个组合逻辑电路。要求：当控制信号M=1时为“全一致”电路，即当三个输入变量取值全部相同时

输出为1，否则为0；当控制信号M=0时为“多数表决”电路，即输出等于多数输入变量的取值。