![](https://static.youtibao.com/asksite/comm/pc/images/content_title_q.png)
[主观题]
用并行信号赋值语句设计8选8数据选择器。
![](https://static.youtibao.com/asksite/comm/pc/images/content_title_a.png)
查看答案
第1题
第2题
图3.18(a)是一种序列信号发生器电路,它由一个计数器和一个四选一数据选择器构成.分析计数器的工作原理,确定其模值和状态转换关系,确定在计数器输出控制下,数据选择器的输出序列.
第4题
8:3线优先编码器真值表如下表所示,其中l0~I7为数据输入端(优先级I7为最高),ST为使能输入端,Y0~Y2为数据输出端,YE、YS为输出扩展端.用VHDL语言设计之.
第6题
A.该电路实现全加器的逻辑功能,Y1为和的输出,Y2为进位输出
B.该电路实现一致性判别的逻辑功能,Y1是判别为一致时的输出,Y2为不一致的输出
C.该电路实现奇偶校验的逻辑功能,Y1为奇数输出,Y2为偶数输出
D.该电路实现全减器的逻辑功能,Y1为差的输出,Y2为借位输出
第10题
A.780.68元
B.880.68元
C.855.56元
D.955.56元
第11题